IBM desarrolla una nueva tecnología para aumentar el rendimiento de los chips

IBM ha desarrollado una nueva técnica para incrementar el rendimiento de sus chips mediante la combinación de componentes en varias capas apilables, de manera que se coloque, por ejemplo, el procesador encima de su memoria.

La técnica de apilamiento ya está siendo utilizada por algunos fabricantes que emplean cables rodeando el bloque formado para interconectar los distintos elementos. En otros casos, lo que se hace es soldar dos chips por los dos lados de una placa de circuito impreso cuyos taladros se utilizan para la interconexión. La novedad del desarrollo de IBM radica en el modo de conexión pues, en lugar de utilizar largos cables o placas intermedias, realiza taladros en los propios chips, con lo que se pueden realizar conexiones mucho más cortas que reducen el consumo en un 40 por ciento, según ha comentado Lisa Su, vicepresidenta del centro de investigación y desarrollo de semiconductores de IBM.
Esta compañía realiza la perforación mediante un procedimiento químico durante la fabricación habitual del CMOS (Metal Óxido Semiconductor Complementario), por lo que las primeras muestras de estos chips estarán disponibles durante la segunda mitad del año, mientras que la producción a pleno rendimiento se puede alcanzar en 2008. Los primeros clientes que recibirán estos chips serán los fabricantes de productos de red inalámbrica y sistemas de comunicaciones.
A partir de ese momento, IBM aplicará esta tecnología a sus microprocesadores, apilándolos sobre la memoria para conseguir una tasa de transferencia mayor que la que es posible con la tecnología actual, pues permite a los ingenieros utilizar hasta 100 canales más que los actuales.
Según afirma Lisa Su, lo que está limitando la posibilidad de fabricar procesadores con más de cuatro núcleos es la posibilidad de colocar la memoria más cerca de los núcleos, por lo que la nueva técnica facilitará el diseño de microprocesadores de 16 ó 32 núcleos.
Recientemente, IBM ha anunciado varios diseños nuevos para chips convencionales de dos dimensiones. Este anuncio complementa a los anteriores y añade una tercera dimensión. En el futuro, la firma podría usar la misma técnica para apilar dos procesadores o desarrollar mejoras para juntar más de dos capas de chips.